A3P250-FG256 Tümleşik Devre Yongası SMD SM TFPGA Alanda Programlanabilir Kapı Dizisi

Ürün Açıklaması

A3P250-FG256 SMD / SM TFPGA - Alanda Programlanabilir Kapı Dizisi

Özellik

• 15 K - 1 M Sistem Kapıları

• 144 Kbit'e kadar Gerçek Çift Bağlantı Noktalı SRAM

• 300'e kadar Kullanıcı G/Ç

• 130-nm, 7 Katmanlı Metal (6 Bakır), Flash Tabanlı CMOS İşlemi

• Anında Açık Düzey 0 Desteği

• Tek Çip Çözümü

• Güç Kapatıldığında Programlanan Tasarımı Korur

• 350 MHz Sistem Performansı

• 3,3 V, 66 MHz 64-Bit PCI†

• JTAG (IEEE 1532 uyumlu) aracılığıyla Çip Üzerinde 128-Bit Gelişmiş Şifreleme Standardı (AES) Şifre Çözmeyi Kullanan ISP (ARM®-etkin ProASIC®3 cihazları hariç)†

• FPGA İçeriklerini Güvenli Hale Getirmek için FlashLock®

• Düşük Güç için Çekirdek Voltajı

• Yalnızca 1,5 V Sistemler için Destek • Düşük Empedanslı Flaş Anahtarları • Bölümlenmiş, Hiyerarşik Yönlendirme ve Saat Yapısı• 700 Mbps DDR, LVDS-Yetenekli I/O'lar (A3P250 ve üstü)

• 1,5 V, 1,8 V, 2,5 V ve 3,3 V Karışık Gerilim Çalışması

• JESD8-B başına Geniş Aralıklı Güç Kaynağı Voltaj Desteği, G/Ç'lerin 2,7 V ila 3,6 V arasında Çalışmasına İzin Verir • Sıra Tarafından Seçilebilir G/Ç Voltajları—Çip başına 4 Sıraya kadar

• Tek Uçlu G/Ç Standartları: LVTTL, LVCMOS 3,3 V / 2,5 V / 1,8 V / 1,5 V, 3,3 V PCI / 3,3 V PCI-X† ve LVCMOS 2,5 V / 5,0 V Giriş

• Diferansiyel G/Ç Standartları: LVPECL, LVDS, B-LVDS ve M-LVDS (A3P250 ve üzeri) • Giriş, Çıkış ve Etkinleştirme Yollarında G/Ç Kayıtları

• Çalışırken Değiştirilebilir ve Soğuk Yedekli I/O'lar‡

• Programlanabilir Çıkış Dönüş Hızı† ve Tahrik Gücü • Zayıf Yukarı Çekme/-Aşağı Çekme

• IEEE 1149.1 (JTAG) Sınır Tarama Testi

• ProASIC3 Ailesi genelinde Pin-Uyumlu Paketler